輸入輸出點(diǎn)數(shù)：4096點(diǎn)。
輸入輸出元件數(shù)：8192點(diǎn)。
程序容量：28 k步。
處理速度：34ns。
程序存儲(chǔ)器容量：144 KB。
內(nèi)置RS232通信口Q2ASCPU基礎(chǔ)知識(shí)。
支持安裝記憶卡。
僅用于A模式。
提升基本性能。
CPU的內(nèi)置軟元件存儲(chǔ)器容量增加到多60K字。
對(duì)增大的控制、質(zhì)量管理數(shù)據(jù)也可高速處理Q2ASCPU
方便處理大容量數(shù)據(jù)。
以往無(wú)法實(shí)現(xiàn)標(biāo)準(zhǔn)RAM和SRAM卡文件寄存器區(qū)域的連續(xù)存取，
在編程時(shí)需要考慮各區(qū)域的邊界。
在高速通用型QCPU中安裝了8MB SRAM擴(kuò)展卡，
可將標(biāo)準(zhǔn)RAM作為一個(gè)連續(xù)的文件寄存器，
容量多可達(dá)4736K字，從而簡(jiǎn)化了編程Q2ASCPU基礎(chǔ)知識(shí)。
因此，即使軟元件存儲(chǔ)器空間不足，
也可通過(guò)安裝擴(kuò)展SRAM卡，方便地?cái)U(kuò)展文件寄存器區(qū)域。
變址寄存器擴(kuò)展到了32位，從而使編程也可越了傳統(tǒng)的32K字，
并實(shí)現(xiàn)變址修飾擴(kuò)展到文件寄存器的所有區(qū)域。
另外，變址修飾的處理速度對(duì)結(jié)構(gòu)化數(shù)據(jù)（陣列）的運(yùn)算起著重要作用，
該速度現(xiàn)已得到提高。
當(dāng)變址修飾用于反復(fù)處理程序（例如從FOR到NEXT的指令等）中時(shí)，可縮短掃描時(shí)間。PCI總線。
支持日語(yǔ)、英語(yǔ)OS。
SI/QSI/H-PCF/寬帶H-PCF電纜。
雙回路控制器網(wǎng)絡(luò)（控制站/普通站）。
帶外5Mbps時(shí)）Q2ASCPU基礎(chǔ)知識(shí)。
可根據(jù)傳輸距離，從2.5Mbps、625kbps、156kbps中選擇傳輸速率。
CC-Link/LT從站不需要任何參數(shù)設(shè)置。
只需在主站模塊上設(shè)置傳輸速度，即可使用遠(yuǎn)程I/O。
可構(gòu)成大規(guī)模靈活網(wǎng)絡(luò)系統(tǒng)的MELSECNET/絡(luò)模塊。
MELSECNET/絡(luò)系統(tǒng)包括在控制站－普通站間通信的PLC間網(wǎng)絡(luò)和在遠(yuǎn)程主站--遠(yuǎn)程I/O站間通信的遠(yuǎn)程I/O網(wǎng)絡(luò)。
光纖回路系統(tǒng)……實(shí)現(xiàn)了10Mbps/25Mbps的高速通信。
站間距離、總電纜距離長(zhǎng)，抗干擾性強(qiáng)。
同軸總線系統(tǒng)……采用低成本同軸電纜，網(wǎng)絡(luò)構(gòu)建成本低于光纖回路網(wǎng)絡(luò)。
雙絞線總線系統(tǒng)……結(jié)合使用高性價(jià)比的網(wǎng)絡(luò)模塊與雙絞線電纜，
網(wǎng)絡(luò)系統(tǒng)的構(gòu)建成本非常低。雙絞線電纜。
單總線。
控制器網(wǎng)絡(luò)（控制站/普通站）。
可構(gòu)成大規(guī)模靈活網(wǎng)絡(luò)系統(tǒng)的MELSECNET/絡(luò)模塊。
MELSECNET/絡(luò)系統(tǒng)包括在控制站－普通站間通信的PLC間網(wǎng)絡(luò)和在遠(yuǎn)程主站--遠(yuǎn)程I/O站間間通信的遠(yuǎn)程I/O網(wǎng)絡(luò)Q2ASCPUCE認(rèn)證。
光纖回路系統(tǒng)……實(shí)現(xiàn)了10Mbps/25Mbps的高高速通信Q2ASCPUCE認(rèn)證。
站間距離、總電纜距離長(zhǎng)，抗干擾性強(qiáng)。
同軸總線系統(tǒng)……采用低成本同軸電纜，網(wǎng)絡(luò)構(gòu)建成本低于光纖回路網(wǎng)絡(luò)。
雙絞線總線系統(tǒng)……結(jié)合使用高性價(jià)比的網(wǎng)絡(luò)模塊與雙絞線電纜，
網(wǎng)絡(luò)系統(tǒng)的構(gòu)建成本非常低。